Los circuitos retenedores y seguidores de picos son fundamentales en las técnicas de procesamiento digital de señales análogas, para las etapas de reconstrucción de la señal. Los retenedores de señal pueden ser complejos o simples según sea el número de condensadores que lo conforman, el tipo y polaridad de la respuesta entregada, y las entradas de control con que cuentan; el de este experimento es un retenedor de primer orden para señales positivas que usa un solo filtro o condensador como elemento pasivo para la retención de la señal.
Si el voltaje en la entrada del circuito excede la magnitud de la tensión almacenada en el condensador el amplificador operacional IC1 se comporta como un seguidor de voltaje y polariza directamente el diodo formado por el transistor Q1, el cual deja pasar toda la señal hacia el condensador C ocasionado que éste se cargue rápidamente hasta alcanzar la magnitud de entrada, momento en el cual el diodo base-emisor del transistor de polariza inversamente y bloquea el paso de la corriente de carga.
Con el propósito de evitar que el condensador usado como retenedor se descargue en el momento de su lectura y que su constante de tiempo de carga se afecte, en la etapa de salida del circuito se ha colocado un buffer seguidor de señal construido con el amplificador operacional IC2, el cual ofrece una gran impedancia de entrada (mayor a 100MW) y una impedancia de salida extremadamente baja (inferior a 0,1W) que es ideal. La entrada de RESET para descargar el condensador e iniciar el proceso de retención, se ha hecho conectando en paralelo con éste un transistor de efecto de campo (FET) que se comporta como un interruptor electrónico y posee una impedancia muy alta cuando está abierto.
Si el voltaje en la entrada del circuito excede la magnitud de la tensión almacenada en el condensador el amplificador operacional IC1 se comporta como un seguidor de voltaje y polariza directamente el diodo formado por el transistor Q1, el cual deja pasar toda la señal hacia el condensador C ocasionado que éste se cargue rápidamente hasta alcanzar la magnitud de entrada, momento en el cual el diodo base-emisor del transistor de polariza inversamente y bloquea el paso de la corriente de carga.
Con el propósito de evitar que el condensador usado como retenedor se descargue en el momento de su lectura y que su constante de tiempo de carga se afecte, en la etapa de salida del circuito se ha colocado un buffer seguidor de señal construido con el amplificador operacional IC2, el cual ofrece una gran impedancia de entrada (mayor a 100MW) y una impedancia de salida extremadamente baja (inferior a 0,1W) que es ideal. La entrada de RESET para descargar el condensador e iniciar el proceso de retención, se ha hecho conectando en paralelo con éste un transistor de efecto de campo (FET) que se comporta como un interruptor electrónico y posee una impedancia muy alta cuando está abierto.
